User Tools

Site Tools


hw:lab:pld:start

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
Next revision
Previous revision
hw:lab:pld:start [2011/02/09 11:06]
przemyslaw.terlecki
hw:lab:pld:start [2019/03/08 14:08] (current)
Line 1: Line 1:
 ====== PLD ====== ====== PLD ======
-{{:​hw:​lab:​pld:​sanyo_c28er57n_chassis_eb4.pdf| PLD (dodane ​2123.23.21.3)}}+Moduł **Programowalna zworkowo matryca logiczna** jest przewidziane jako zestaw ćwiczeniowy pokrywający zagadanienia logiki kombinacyjnej oraz sekwencyjnej (ew. DAC'​a). 
 + 
 +Moduły rozszerzeń:​ 
 +  * 8 bitowy DAC R-2R 
 +  * Wyświetlacz siedmiosegmentowy pracujący w kilku trybach pracy: 
 +    * 8bit -> pojedyńczy wyświetlacz 7 seg (1 bit = 1 katoda) 
 +    * 8bit binarnie->​ liczba dziesiętna (0-255) 
 +    * 2x4BCD -> 2 liczby BCD 
 +    * 8bit w kodzie greja -> liczba dziesiętna (0-255) 
 + 
 + 
 + 
 +====== Wstęp teoretyczny ====== 
 + 
 +  * Troche o układach logicznych 
 +  * troche o FPGA 
 + 
 +===== Logika kombinacyjna ===== 
 + 
 + 
 +==== Podstawowe bramki logiczne ==== 
 + 
 +Kożystajac tylko z wyjścia o1 oraz matrycy umożliwiającą budowanie funkcji logicznych w postaci sumy iloczynów zaimplementuj następujące funkcje : NOT, AND, NAND, OR, NOR, XOR, XNOR. 
 + 
 +[[hw:​lab:​pld:​rozwiazania_komb | rozwiazanie ]] 
 + 
 +==== Czasy propagacji ==== 
 + 
 +Zmierzyć czasy propagacji jakis bramek. 
 + 
 +==== Dekoder bin -> 7 seg ==== 
 + 
 +Zbuduj dekoder bin -> 7seg. 
 + 
 +Uwagi : aby uniemożliwić odpisywanie można poprzestawiać kolejność cyfr np: 
 +^bin ^ display| 
 +|  0  |  D  | 
 +|  1  |  u  | 
 +|  2  |  p  | 
 +|  3  |  A  | 
 +|  4  |  0  | 
 +|  5  |  .  | 
 +|  6  |  .  | ;) 
 + 
 + 
 +[[hw:​lab:​pld:​rozwiazania_7seg | rozwiazanie ]] 
 + 
 + 
 +===== Logika sekwencyjna ===== 
 +   * licznik synchroniczny binarny modulo N (obserwacja na wyswietlaczu + DAC) 
 +   * licznik synchroniczny w kodzie BCD modulo N (obserwacja na wyswietlaczu) 
 +   * licznik synchroniczny w kodzie greja modulo N (obserwacja na wyswietlaczu,​ silnik krokowy) 
 +   * sterownik silnika krokowego (z / bez bariery) 
 +    
 + 
 + 
 +===== Schemat logiczny ===== 
 + 
 +  * {{:​hw:​lab:​pld:​pld_diagram.tar.gz| Paczka svg png pdf}} 
 +  * {{:​hw:​lab:​pld:​diagram.pdf| Diagram [pdf] }} 
 + 
 +{{  :​hw:​lab:​pld:​diagram4.png ​ |}} 
 +   
 +===== Dokumentacja ===== 
 + 
 +  * {{:​hw:​lab:​pld:​pld_lab_20110120_121141.rar|PLD (dodane ​2011.02.09:​12:​48)}} 
 +  * {{:​hw:​lab:​pld:​pld.pdf|}} 
 +  * {{:​hw:​lab:​pld:​pld_dac_r2r.pdf|}} 
 +  * {{:​hw:​lab:​pld:​pld_led_display.pdf|}} 
 +  * {{:​hw:​lab:​pld:​pld_new.pdf| Nowe PLD prawie cale (dodane 2011.03.09 20:51)}} 
 +  * 2011.03.21 (dodano labele na top overlay) 
 +    * {{:​hw:​lab:​pld:​pld_20110321.zip| Zip}} 
 +    * {{:​hw:​lab:​pld:​pld_top_overlay.pdf| Opisy (top overlay)}} 
 +    * {{:​hw:​lab:​pld:​pld_smart_20110321.pdf| Smart PDF}} 
 +  * {{:​hw:​lab:​pld:​instrukcja_v2.pdf|}} 
 +\\ 
 +Finalna dokumentacja PLD z modulami (dodane 2011.05.20:​15:​01) 
 +  * {{:​hw:​lab:​pld:​pld_.pdf|}}  
 +  * {{:​hw:​lab:​pld:​pld_source.rar|}} 
 +  * {{:​hw:​lab:​pld:​led_display.pdf|}} 
 +  * {{:​hw:​lab:​pld:​led_source.rar|}} 
 +  * {{:​hw:​lab:​pld:​r_2rpdf.pdf|}} 
 +  * {{:​hw:​lab:​pld:​dac_source.rar|}} 
 +  * {{:​hw:​lab:​pld:​pld_lib.rar|}} 
 +  * {{:​hw:​lab:​pld:​pld_led_fw_2011_03_06.zip| Firmware (03.06.2011)}} 
 +\\ 
 +Uaktualniony modul DACa R2R (dodane 2012.07.04:​12:​20) 
 +  *{{:​hw:​lab:​pld:​pld_dac_v2_source.rar|}} 
 +  *{{:​hw:​lab:​pld:​pld_dac_v2.pdf|}}
/services/www/http/wiki/data/attic/hw/lab/pld/start.1297245998.txt.gz · Last modified: 2019/03/08 14:06 (external edit)