Moduł Programowalna zworkowo matryca logiczna jest przewidziane jako zestaw ćwiczeniowy pokrywający zagadanienia logiki kombinacyjnej oraz sekwencyjnej (ew. DAC'a).

Moduły rozszerzeń:

• 8 bitowy DAC R-2R
• Wyświetlacz siedmiosegmentowy pracujący w kilku trybach pracy:
  • 8bit → pojedyńczy wyświetlacz 7 seg (1 bit = 1 katoda)
  • 8bit binarnie→ liczba dziesiętna (0-255)
  • 2x4BCD → 2 liczby BCD
  • 8bit w kodzie greja → liczba dziesiętna (0-255)

• Troche o układach logicznych
• troche o FPGA

Kożystajac tylko z wyjścia o1 oraz matrycy umożliwiającą budowanie funkcji logicznych w postaci sumy iloczynów zaimplementuj następujące funkcje : NOT, AND, NAND, OR, NOR, XOR, XNOR.

rozwiazanie

Zmierzyć czasy propagacji jakis bramek.

Zbuduj dekoder bin → 7seg.

Uwagi : aby uniemożliwić odpisywanie można poprzestawiać kolejność cyfr np:

rozwiazanie

• licznik synchroniczny binarny modulo N (obserwacja na wyswietlaczu + DAC)
• licznik synchroniczny w kodzie BCD modulo N (obserwacja na wyswietlaczu)
• licznik synchroniczny w kodzie greja modulo N (obserwacja na wyswietlaczu, silnik krokowy)
• sterownik silnika krokowego (z / bez bariery)

• Paczka svg png pdf
• Diagram [pdf]

• PLD (dodane 2011.02.09:12:48)
• pld.pdf
• pld_dac_r2r.pdf
• pld_led_display.pdf
• Nowe PLD prawie cale (dodane 2011.03.09 20:51)
• 2011.03.21 (dodano labele na top overlay)
  • Zip
  • Opisy (top overlay)
  • Smart PDF
• instrukcja_v2.pdf

Finalna dokumentacja PLD z modulami (dodane 2011.05.20:15:01)

• pld_.pdf
• pld_source.rar
• led_display.pdf
• led_source.rar
• r_2rpdf.pdf
• dac_source.rar
• pld_lib.rar